作者：Rich Nowakowski，Sarmad Abedin

具有集成點(diǎn)對(duì)點(diǎn)串行通信或模擬前端(AFE)的高級(jí)處理器和片上系統(tǒng)(SoC)需要具有低輸出電壓紋波的電源，以保持信號(hào)完整性并提高性能。處理器負(fù)載點(diǎn)(POL)電源的輸出電壓紋波要求可以低于2 mv，約為典型設(shè)計(jì)紋波的十分之一，這給同步降壓變換器的設(shè)計(jì)帶來了很大的限制。由于處理器的輸出電流要求超過了線性后置穩(wěn)壓器的能力，采用二級(jí)濾波器，更高的開關(guān)頻率和額外的輸出電容大大降低了POL的紋波。同步降壓轉(zhuǎn)換器有幾種不同的控制體系結(jié)構(gòu)，每種結(jié)構(gòu)都有獨(dú)特的方法來確保低紋波電壓設(shè)計(jì)時(shí)的穩(wěn)定性。

本文比較了三種不同的控制架構(gòu)：外部補(bǔ)償電壓模式、恒定開時(shí)間和可選擇補(bǔ)償電流模式，以實(shí)現(xiàn)1mV的輸出電壓紋波，并提供了使用相同電氣規(guī)格的測(cè)試數(shù)據(jù)進(jìn)行比較，包括輸出電壓紋波、解決方案大小、負(fù)載瞬變和效率。